站在實戰的角度,化二談ESD的容性耦合的可能性

2015-08-12 09:48:00
Ensang
原創
4065
最近,有不少論文中,談及ESD干擾機理有“近場的容性耦合”說法,理論是完美的,但是可能與實踐存在差異,化二認為寄生耦合的可能性是很微小的,理由如下: 
     無論是干擾發生容性耦合C*du/dt,必須滿足條件如下:
     1)源必須是高阻抗,才能產生高電壓;ESD槍有330歐電阻不假,但是ESD放電是瞬間變為大電流脈沖,電壓已消失;
     2)干擾必須是高頻,實際中,10MHz以上,ESD滿足要求(上升沿為1ns);
      3)被干擾對象必須是高阻抗,容性耦合的是電流,僅在高阻抗接受電路上,才產生一定幅度電壓;
      4)容性耦合,必然有大的寄生電容,PCB的大面積GND、Vcc與機殼,長信號線與大地,均存在這個可能性;5)ESD泄放路徑,如果不是金屬板或存在縫隙、孔洞等,ESD就會通過附近pcb、線纜走,也就是容性耦合為主。
      因此,實戰性EMC行家,對付ESD就四五招:
      A)低阻抗的“泄"到大地(減小ESL或壓降),通過大面積金屬機殼接地、信號線并聯電容(降低接受源的阻抗)等手段,避免或減少ESD的容性耦合;
      B)減少信號線環路,尤其PCB走線的回流面積,減少電磁的感性耦合,這一點極其重要;
     C)pcb地平面的完整性,讓容性耦合的ESD電流,不會有過大壓降,形成共阻抗干擾;
     D)浮空的、一定長度的I/O引腳,高阻抗,最好的接收天線。當然,對付ESD最好的方法是防止靜電累積,防止它放電(絕緣)_。

    化二,理論性不強,但實踐認識較多,這種認識也許是表象,歡迎大家補充與拍磚!
聯系我們
聯系人: 陳工
電話: 15327209850
傳真: 027-59208669
Email: gchen@www.niewoehner-murphy.com
QQ: 278181923
微信: 武漢PCB設計
網址: www.www.niewoehner-murphy.com
地址: 武漢市洪山區關山大道保利花園17A605室

快3玩法